Web Analytics
Datasheet
Teiledatenblatt > Flip Flop IC > TI > SN74AUC1G79YZPR Datenblatt-PDF > SN74AUC1G79YZPR Anwendungshinweis Seite 1/32
SN74AUC1G79YZPR
€ 0.19
Preis von AiPCBA

SN74AUC1G79YZPR Anwendungshinweis - TI

  • Hersteller:
    TI
  • Kategorie:
    Flip Flop IC
  • Fallpaket
    XFBGA-5
  • Beschreibung:
    Flip Flop D-Type Pos-Edge 1Element 5Pin DSBGA T/R
Aktualisierte Uhrzeit: 2025-06-16 14:15:29 (UTC+8)

SN74AUC1G79YZPR Anwendungshinweis

Seite:von 32
PDF herunterladen
Neu laden
herunterladen
Application Report
SCEA027A - September 2002
1
Application of the Texas Instruments
AUC Sub-1-V Little Logic Devices
Chris Maxwell and Tomdio Nana Standard Linear & Logic
ABSTRACT
Power consumption and speed are always concerns in electronic system logic design. Texas
Instruments (TI) announces the industry’s first sub-1-V logic family that provides significant
benefits to portable consumer electronics by operating at low power and high speed, while
maintaining overall system signal integrity. TI’s next-generation logic family is the advanced
ultra-low-voltage CMOS (AUC) family. Although optimized for 1.8-V operation, AUC logic
supports mixed-voltage systems because it is compatible with 0.8-V, 1.2-V, 1.5-V and 2.5-V
devices. The AUC logic inputs tolerate 3.6-V signals, thus enabling level-translation down
from 3.3-V nodes to lower-voltage nodes. Further, AUC logic has the I
off
feature, which
supports the partial-power-down mode of operation. This application report discusses AUC
Little Logic device features, characteristics, and applications.
Keywords: 0.8 V, 1.2 V, 1.5 V, 1.8 V, 2.5 V, 3.3-V tolerant, AUC, electrical performance, I
off
,
level translation, Little Logic, open drain, overvoltage protection, partial power down, signal
integrity, ULTTL
Contents
1 Introduction 4. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2 AUC Little Logic Features 4. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.1 Novel Output Structure 4. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.2 Level-Translation Support 6. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.3 Power-Off Support 7. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3 AUC Little Logic Device Characteristics 7. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.1 Input Characteristics 7. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.1.1 Input Capacitance 7. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.1.2 Input Voltage Tolerance 7. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.1.3 Slow-Input-Edge-Rate Compatibility 8. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.2 Electrical Characteristics 11. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.2.1 AC Performance 11. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.2.2 DC Performance 13. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.3 Power Consumption 14. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4 Design Issues and AUC Little Logic Solutions 16. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.1 Signal Integrity 16. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.2 Mixed-Voltage-Mode Data Communication 19. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.3 Partial Power Down 20. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.4 Low Power Consumption 21. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
TI and Widebus are trademarks of Texas Instruments.

SN74AUC1G79YZPR Datenblatt-PDF

SN74AUC1G79YZPR Datenblatt PDF
TI
14 Seiten, 838 KB
SN74AUC1G79YZPR Anwendungshinweis
TI
32 Seiten, 450 KB

SN74AUC1G79 Datenblatt-PDF

SN74AUC1G79
Datenblatt PDF
TI
SINGLE POSITIVE-EDGE-TRIGGERED D-TYPE FLIP-FLOP
SN74AUC1G79DBVR
Datenblatt PDF
TI
Flip Flop D-Type Pos-Edge 1Element 5Pin SOT-23 T/R
SN74AUC1G79DCKR
Datenblatt PDF
TI
Flip-Flop, Non Inverted, Positive Edge, 74AUC1G79, D, 1.8ns, 275MHz, 9mA, SC-70
SN74AUC1G79DCKRE4
Datenblatt PDF
TI
Flip Flop D-Type Pos-Edge 1Element 5Pin SC-70 T/R
SN74AUC1G79DCKRG4
Datenblatt PDF
TI
Flip Flop D-Type Pos-Edge 1Element 5Pin SC-70 T/R
SN74AUC1G79YZPR
Datenblatt PDF
TI
Flip Flop D-Type Pos-Edge 1Element 5Pin DSBGA T/R
SN74AUC1G79YEAR
Datenblatt PDF
TI
Flip Flop D-Type Pos-Edge 1Element 5Pin DSBGA T/R
SN74AUC1G79YEPR
Datenblatt PDF
TI
Flip Flop D-Type Pos-Edge 1Element 5Pin DSBGA T/R
SN74AUC1G79YZAR
Datenblatt PDF
TI
Flip Flop D-Type Pos-Edge 1Element 5Pin DSBGA T/R
SN74AUC1G79DBVRE4
Anwendungshinweis
TI
Single Positive-Edge-Triggered D-Type Flip-Flop 5-SOT-23 -40℃ to 85℃
Datenblatt-PDF-Suche
Suche
100 Millionen Datenblatt-PDF, aktualisieren Sie mehr als 5.000 PDF-Dateien pro Tag.
Kontakt online
Bonnie - AiPCBA Sales Manager Online, vor 5 Minuten
Ihre E-Mail *
Nachricht *
Senden