Kürzlich haben wir festgestellt, dass Kriminelle vorgaben, AiPCBA zu sein, um zu betrügen oder zu versuchen, Fälschungen zu verkaufen
ausgefallene Komponenten zu günstigen Preisen.
AiPCBA hat ein
Komponentenprüflabor
im Jahr 2021 mit dem Ziel, qualitätsgesicherte Komponenten bereitzustellen.
Wir empfehlen unseren Kunden dringend, sich für zuverlässige Komponentenlieferanten zu entscheiden.
Bitte beachten Sie, dass die einzigen offiziellen Website- und E-Mail-Suffixe sind
aipcba.com
SN74SSTU32864C Datenblatt-PDF
SN74SSTU32864C Datenblatt PDF
18 Pages, 360 KB
2012/10/08
Ansicht
Funktionsübersicht
* Member of the Texas Instruments Widebus+ Family
Pinout Optimizes DDR2 DIMM PCB Layout
Configurable as 25-Bit 1:1 or 14-Bit 1:2 Registered Buffer
Chip-Select Inputs Gate Data Outputs From Changing State and Minimize System Power Consumption
Output Edge-Control Circuitry Minimizes Switching Noise in Unterminated Line
Supports SSTL_18 Data Inputs
Differential Clock (CLK and CLK) Inputs
Supports LVCMOS Switching Levels on Control and RESET Inputs
RESET Input Disables Differential Input Receivers, Resets All Registers, and Forces All Outputs Low
Latch-Up Performance Exceeds 100 mA Per JESD 78, Class II
ESD Protection Exceeds JESD 22
5000-V Human-Body Model (A114-A)
150-V Machine Model (A115-A)
1000-V Charged-Device Model (C101)
Widebus+ is a trademark of Texas Instruments.
## DESCRIPTION/ORDERING INFORMATION
This 25-bit 1:1 or 14-bit 1:2 configurable registered buffer is designed for 1.7-V to 1.9-V VCC operation. In the 1:1 pinout configuration, only one device per DIMM is required to drive nine SDRAM loads. In the 1:2 pinout configuration, two devices per DIMM are required to drive 18 SDRAM loads.
All inputs are SSTL_18, except the LVCMOS reset (RESET) and LVCMOS control (Cn) inputs. All outputs are edge-controlled circuits optimized for unterminated DIMM loads and meet SSTL_18 specifications.
The SN74SSTU32864C operates from a differential clock (CLK and CLK). Data are registered at the crossing of CLK going high and CLK going low.
The C0 input controls the pinout configuration of the 1:2 pinout from register-A configuration (when low) to register-B configuration (when high). The C1 input controls the pinout configuration from 25-bit 1:1 (when low) to 14-bit 1:2 (when high). C0 and C1 should not be switched during normal operation. They should be hard-wired to a valid low or high level to configure the register in the desired mode. In the 25-bit 1:1 pinout configuration, the A6, D6, and H6 terminals are driven low and should not be used.
In the DDR2 RDIMM application, RESET is specified to be completely asynchronous with respect to CLK and CLK. Therefore, no timing relationship can be ensured between the two. When entering reset, the register is cleared and the data outputs are driven low quickly, relative to the time to disable the differential input receivers. However, when coming out of reset, the register becomes active quickly, relative to the time required to enable the differential input receivers. As long as the data inputs are low, and the clock is stable during the time from the low-to-high transition of RESET until the input receivers are fully enabled, the design of the SN74SSTU32864C must ensure that the outputs remain low, thus ensuring no glitches on the output.
To ensure defined outputs from the register before a stable clock has been supplied, RESET must be held in the low state during power up.
The device supports low-power standby operation. When RESET is low, the differential input receivers are disabled, and undriven (floating) data, clock, and reference voltage (VREF) inputs are allowed. In addition, when RESET is low, all registers are reset and all outputs are forced low. The LVCMOS RESET and Cn inputs always must be held at a valid logic high or logic low level.
The device also supports low-power active operation by monitoring both system chip select (DCS and CSR) inputs and will gate the Qn outputs from changing states when both DCS and CSR inputs are high. If either DCS or CSR input is low, the Qn outputs function normally. The RESET input has priority over the DCS and CSR control and forces the output low. If the DCS control functionality is not desired, the CSR input can be hard-wired to ground, in which case the setup-time requirement for DCS is the same as for the other D data inputs.
The two VREF pins (A3 and T3) are connected together internally by approximately 150 . However, it is necessary to connect only one of the two VREF pins to the external VREF power supply. An unused VREF pin should be terminated with a VREF coupling capacitor.
Die hier aufgeführten Geschäftsbedingungen dienen nur als Referenz, die tatsächlichen AGB unterliegen dem Angebot des Verkäufers. - Bitte bestätigen Sie die Spezifikationen der Produkte bei der Bestellung. - MOQ bedeutet die Mindestbestellmenge, die erforderlich ist, um jedes Teil zu kaufen. - Wenn Sie spezielle Bestellanweisungen haben, vermerken Sie diese bitte auf der Bestellseite. - Die Pre-Shipment Inspection (PSI) wird angewendet. - Sie können uns jederzeit eine E-Mail senden, um den Bestellstatus zu überprüfen. - Bestellungen können nach Versand der Pakete nicht mehr storniert werden.
- TT im Voraus (Banküberweisung), PayPal kann ausgewählt werden. - Nur Barüberweisung. (Überweisungen mit Schecks und Wechseln werden nicht akzeptiert.) - Der Kunde ist für die Zahlung aller möglichen Gebühren verantwortlich, einschließlich Umsatzsteuer, Mehrwertsteuer und Zollgebühren usw. - Wenn Sie die detaillierte Rechnung oder Steuernummer benötigen, senden Sie uns bitte eine E-Mail.
- FedEx, DHL und UPS können ausgewählt werden. - Sie können auswählen, ob die Versandkosten von Ihrem Versandkonto oder von unserer Seite berechnet werden sollen. - Bitte bestätigen Sie dies im Voraus mit dem Logistikunternehmen, wenn Sie sich in einem abgelegenen Gebiet befinden.
（Es können zusätzliche Gebühren (35-50 USD) für die Lieferung in diese Gebiete anfallen.） - Lieferdatum: normalerweise 2 bis 7 Werktage. - Tracking-Nummer wird gesendet, sobald Ihre Bestellung versandt wurde.
- Sorgfältig geprüft und verpackt von AiPCBA - Vakuumverpackung - Antistatische Verpackung - Antivibrationsschaum
- Einkommensqualitätskontrolle (IQC), über 800 qualifizierte Vertriebspartner. - 500 m² Labor für fortschrittliche Komponententests, Fälschungserkennung, RoHS-konform usw. - 2000 m² digitales Komponentenlager, konstante Temperatur und Luftfeuchtigkeit - Entkapselungsinspektion - Röntgeninspektion - XRF-Inspektion - Elektrische Prüfung - Oberflächenprüfung
- Substandard- und Fälschungserkennung - Fehleranalyse - Elektrische Prüfung - Lebenszyklus- und Zuverlässigkeitstests - AiPCBA hat 2021 ein Komponententestlabor eingerichtet
Mehr erfahren >
AiPCBA verwendet Cookies, um Ihnen ein besseres Erlebnis zu bieten. Detaillierte Informationen zur Verwendung von Cookies auf dieser Website finden Sie in unserer Datenschutzerklärung. Durch die Nutzung dieser Website stimmen Sie der Verwendung von Cookies zu.
